AWR进行LNA设计实例

录入：edatop.com 点击：

与大家分享
低噪放.rar (87 K)

十分感谢楼主分享，欢迎原创
摘录下楼主文件内容，如下所示：
低噪声放大器设计
本工程采用晶体管BFP640、基板0.5mm的Rogers5880设计3GHz平衡式低噪声放大器，设计指标要求如下：
（1）带宽大于10%；（2）NF小于3（3）增益大于10dB（4）带内平坦度1dB（5）输入驻波小于2。
根据以上指标要求，先设计单路低噪放，再使用功分器将两路并联。
设计步骤在原理图中用序号标出。Global Definitions 中定义了基板的参数。
1 、DC IV Curves--直流工作曲线仿真
根据BFP640的datasheet上给出的SPICE模型参数及封装参数，建立BFP640的晶体管模型。扫描其直流工作点曲线。
2 、Compare SPICE and S2P--SPICE模型和S2P文件的仿真结果比较
为了验证所建立的BJT模型的有效性，将其与厂家给出的S2P文件进行比较。其S参数结果基本相同。考虑到厂家的S2P文件测试所用的基板材料及厚度与本设计不同，因此直接用SPICE模型进行后续的仿真和设计。
3 、Gain NF vs DCIV--不同工作点上的增益和噪声系数
为了选取合适的工作点，先扫描BJT最大稳定增益和噪声系数与直流工作点的关系。在二者之间做出权衡之后，选取VCE=3V，IC=10mA，IBB=40uA作为低噪放的工作点。
4、 Bias Net--偏置网络设计
设计并优化偏置网络，使BJT工作在所选取的工作点上。原理图“4a Bias test” 是用于调节加入扇形接地电容和高阻线之后的偏置网络，以使其很好地滤除电源的不稳定性引起的交流分量，并尽可能地抑制射频信号进入偏置网络。
5 、Match--匹配网络设计
设计匹配网络，并优化和调谐。考虑到实际电路特性会有所恶化，优化目标适当加强，具体如下：
（1）稳定性要求 B1>0,K1>1(06GHz)
（2）增益要求 S21>12dB(2.83.2GHz)
（3）驻波比要求 VSWR（1）<2 (2.83.2GHz）
（4）噪声要求 NF（2）<1.3 （2.83.2GHz）
6、 Final_Balanced LNA--平衡式放大器设计
使用功分器（合路器）及π/2相移线将两路低噪放并联，构造平衡式低噪放。其中，功分器原理图中通过使能Extract控件可进行EM仿真。π/2相移线使两路的反射波进入功分器时产生π/2的相位差而被电阻吸收。这样其稳定性和驻波比都较单路低噪放有所改善。由仿真结果可看出该设计至少在2.53.5GHz范围内都很好的达到了指标要求。
6a、6b、6c测试了低噪放的非线性特性。原理图“6a IP3”测试了放大器的OIP3随频率的变化特性。原理图“6b Harmonics at 3GHz”测试了输入3GHz和3.1GHz的双音信号时的输出功率谱。原理图“6c 1dB Compression”测试了1dB压缩点。