基于PCI Express总线的高速数据传输卡设计与实现

FPGA作为本地总线的逻辑控制器,负责协调好与FIFO和PEX8311之间的时序关系。系统接收数据时, 首先由驱动程序向PEX8311发送复位信号,通过LRESET复位本地端的FPGA和FIFO,清空FIFO内部数据,并将HF和FF标志置为无效,然后等待数据的输入。数据和时钟进入FPGA后, 首先将外界传入到FPGA中的16位并行数据在两个CLK周期下合并为32位并行数据, 并在每一个写时钟WCLK的上升沿写入FIFO2。当 FIFO2中的数据达到半满状态时, HF标志位有效,通过FPGA向PEX8311发出DMA中断请求。PC机响应中断后, 设置 DMA传输模式, 传输字节数及地址信号等。PEX8311通过LHOLD申请控制本地总线, 待收到FPGA发出的 LHOLDA响应信号后获得本地总线的控制权, 并立即启动4字节突发模式的Block DMA周期。FPGA在收到有效的LW/R读信号和ADS地址选通信号后, 发出Ready本地准备好应答信号, 同时使能FIFO2的读允许 REN和输出允许OE。在传输最后一个数据时, PEX8311发出BLAST信号, FPGA置FIFO读使能和输出使能无效, 并取消Ready从而结束DMA周期。系统发送数据时，FPGA将计算机写入FIFO1中的32位数据拆分成两个16位数据送入并串转换芯片再经过驱动芯片发送到测试台。

3 软件设计

本系统软件设计包括驱动程序和应用程序两部分。为了降低开发难度、缩短时间，又不使所开发的驱动程序效率太低，本文选用DriverStudio来开发PCI-E的功能驱动程序。应用层软件采用VC++6.0编写，按用户要求运行于Windows2000/WindowsXP平台。通过和人机交互界面接收用户的设置，然后把这些设置传递至驱动程序中，由驱动程序对硬件进行初始化和配置，最后应用程序从驱动程序中读写数据。本应用程序采用了多线程的方式与驱动程序进行交互通信。

4 性能测试

信号源的数据格式可以根据需要设置，软件默认设置为递增数据。图5为自检信号源数据，该数据为00-FF递增数据。将信号源数据下载到地面控制台RAM中。

下载信号源成功后，将地面控制台RAM中的数据读入上位机来验证是否信号源正确。通过图6所示的数据分析软件可以详细地检验从RAM中读回的数据是否准确。

此数据波形验证了PCI Express传输卡能够实时无误地传输数据。通过功能测试及数据分析可知，系统实现了任务中提出的功能要求，达到了技术指标。

来源：维库电子网