基于FPGA的DDS设计及实现

系统的配置电路如图5所示。其电路的工作过程为：经QuartusⅡ编译生成的配置文件(．rbf)，利用PC机端的控制程序，通过PC机的串行通信口，经U1存储在U2中，U1再根据系统的要求通过P0．6，P1．O，P1．1，P1．6和P1．7等5个I／O口将其存储在U2中的配置数据下载到电路中的FPGA器件U3中。PC机的控制程序在此略。

4 设计结果

累加控制器、ROM查找表组成一个整体，实现了一个基本的DDS系统。DDS系统的最后仿真结果如图6所示。

图6中的pllclk，acum，dai，daq分别代表时钟输入、累加输出及正弦波和余弦波输出。把O～2π的相位分成3FF段，取出相应的幅度值存储于ROM中。ROM中存储数据如下，相位数据(O～3FF)，幅度数据(O～FFF)。从仿真图可以看出dai[11．．O]输出从EFF～FFF～0～EFF变化，daq[11．．O]输出从FFF～O～FFF变化。最后通过单片机配置FPGA运行，把得出的信号通过D／A转换和滤波能够得到所需的正弦波和余弦波信号。

5 结语

给出了基于FPGA的DDS设计的实现方案。通过仿真分析可以看出，DDS输出信号具有如下特点：

(1)频率稳定性好，转换时间短，分辨率高，相位变化连续。

(2)设计者只需要通过改变测试输入数据，就能够快速准确地实现不同波形并且验证正确性，使得测试工作更加全面高效，从而提高了调试效率和成功率。

(3)整个信号实现过程较为简单，实用性较强。

限于实验条件，此次设计在降低相位截断误差等方面仍有改进的空间，还可以进一步优化，限于篇幅，在此不多做介绍。

来源：维库开发网