基于FPGA芯片和频率合成器ADF4360-4的GPS信号源的设计方案

2.3 初始化设计

频率合成器ADF4360-4通过高速双模前置分频器P，5位脉冲吞咽可编程计数器A，13位主可编程计数器B和14位可编程参考R分频器共同决定主分频比，其输出频率为

。模拟电路中使用输入晶振为fi=11.289 6 MHz，数字电路部分输出GPS信号频率为12.5 MHz，经过推算可以设置频率合成器参数A=5，B=34，P=8，因此频率合成器输出本振信号频率为.f0=1 563.609 8 MHz。

频率合成器ADF4360-4内部有3个24位寄存器，R寄存器、C寄存器和N寄存器，由于寄存器是用来暂存指令和数据的，每次掉电后原来写入寄存器的数据也就丢失了，因此每次上电时，必须重新给寄存器写入数据才能获得所需的本振输出。通电时寄存器数据写入顺序是R寄存器、C寄存器和N寄存器，寄存器数据输入程序用VHDL语言编写，采用FPGA芯片来控制，其中3个24位寄存器的初始化设置值如表1所示。其中每个寄存器最末两位DBl和DB0用来决定目标寄存器，比如"01"代表R寄存器，"10"代表N寄存器，"00"代表C寄存器;R寄存器的DBl5～DB2用来设置14位可编程参考分频器R，N寄存器的DB20～DB8用来设置13位主可编程计数器B，DB6～DB2用来设置5位脉冲吞咽可编程计数器A，C寄存器的DB23和DB22用来决定高速双模前置分频器P，比如"OO"表示P=8，C寄存器的DBl3和DBl2用来设置输出功率大小，例如"10"表示频率合成器输出功率大小是-7 dBm，可以根据实际需要调整输出功率的大小。

ADF4360-4的3个寄存器数据写入是通过ADI公司的FPGA芯片PlC6Q240C8的3个双向I/O口来实现的，连接原理如图4所示，FPGA芯片的3个双向I/O口，分别连接ADF4360-4的LE脚、DATA脚、CLK脚，其中CLK为串行时钟输入，DATA为串行数据输入，LE为加载使能。ADF4360-4初始化时序如图5所示。首先由DATA脚在每个CLK的上升沿从MSB(最高有效位)开始依次写入24位移位寄存器中的数据，并根据LE脚的上升沿信号一次性将输入的24 b数据加载到目标寄存器，然后再进行下一个目标寄存器的初始化，其中C寄存器和N寄存器的赋值间隔应该大于5 ms。

3 实验结果

数字电路模块的核心是基带/中频模块，采用ADI公司的FPGA芯片EPlC6Q240C8，该芯片采用130 nm工艺，逻辑单元有5 980个，在Quart-usⅡ8.O平台下测试，测试结果是GPS信号调制占用逻辑单元337个，采用ModelSim仿真平台，编写TestBench测试文件，在ModelSim平台下导出时长1 ms的GPS信号数据，在Matlab上进行功率谱分析，仿真波形如图6(a)所示，中心频率是12.5 MHm将基带/中频模块输出的GPS中频信号送到安泰频谱分析仪AT5011进行频谱分析，频谱波形如图6(b)所示，信号中心频率为12.5 MHz，中频信号能量主要集中在主瓣上，仿真结果和实测结果相符合。

模拟电路的射频模块在进行PCB电路设计时，需要考虑的问题是噪声干扰，噪声干扰是影响射频电路性能的重要因素，在PCB布局时要考虑数字电路和模拟电路之间的干扰，大功率器件和小功率器件之间的干扰，供电电源的噪声干扰，高频线的布线及接地等因素。射频模块的验证是观察是否将GPS中频信号上变频为1 575.42 MHz的信号，测试中将射频模块输出的GPS射频信号经60 dB衰减后送到频谱分析仪，频谱显示信号是一个单频信号，中心频率是1 575.4 MHz，测试符合系统设定要求。

4 结语

通过分析频率合成器ADF4360-4的工作原理、性能特点及其应用电路设计，结合GPS信号源设计，提出了以FPGA芯片和频率合成器为核心的GPS信号源的总体设计方案，分数字电路和模拟电路两部分进行了设计与实现，并给出了实验测试。结果表明，以FPGA为核心的基带/中频模块实现了GPS信号的BPSK调制，扩频调制，输出了12.5 MHz的GPS中频信号;以频率合成器ADF4360-4为核心的射频模块完成了上变频功能，将GPS中频信号调制到射频1 575.4 MHz上，测试满足系统设计要求。