取样示波器主控单元CPLD

录入：edatop.com 点击：

取样示波器主控单元CPLD

内容简介：提出一种取样示波器主控单元的设计方法和硬件软件化的设计思路,用Verilog硬件描述语言进行设计.用EDA工具进行综合和仿真,在单片CPLD上实现了取样示波器主控单元电路.

作者：何先忠, 潘仲英, 林萍实,

关键词：取样示波器 Verilog HDL CPLD

上一篇：泰克推出新型超高性能示波器--TDS6000B系列
下一篇：矢量示波器使用经验谈