基于FPGA虚拟数字示波器的设计

录入：edatop.com 点击：

基于FPGA虚拟数字示波器的设计

内容简介：介绍了一种虚拟数字存储示波器的设计原理与实现.该示波器是以高速数据采集技术为基础.具有示波和数据采集的功能.底层硬件由预处理电路、AD转换器、时钟发生器和集成于FPGA芯片的SDRAM控制器、逻辑控制器、接口控制器组成,通过PXI总线与PC机主板连接,顶层软件有NI公司生产的Labwindows/CVI测控软件实现.设计采用了128MB同步动态存储器,存储容量大、成本低、速度快,可广泛用于高速、大容量数据采集、示波的场合.

作者：张梦麟, 李念强, 李萍,

关键词：虚拟数字示波器, 高速数据采集, 现场可编程门阵列, Labwindows/CVI

上一篇：高速数字存储示波器前端电路设计
下一篇：基于PCI-1712高速采集卡的虚拟示波器设计