一种并行构架的数字存储示波器研究

录入：edatop.com 点击：

一种并行构架的数字存储示波器研究

内容简介：为了提高了数字存储示波器测试瞬态偶发事件的概率，本文论述了一种将并行协处理结构应用于数字存储示波器中，实现高达100，000wfms/s快速波形捕获率的方法。重点阐述了并行协处理结构的原理及其设计方法、实验结果的对比等。

作者：叶芃, 曾浩, 蒋俊,

关键词：数字存储示波器, 并行构架, 并行协处理结构, 波形捕获率

上一篇：基于FPGA的数字存储示波器的研究
下一篇：LZW算法在数字存储示波器中的应用