基于CPLD的数字存储示波器的设计

录入：edatop.com 点击：

基于CPLD的数字存储示波器的设计

内容简介：本文主要介绍一种以可编程逻辑器件为主要控制核心,利用单片机实现控制显示和输入的数字存储示波器.系统中,根据模数转换器特征在CPLD内设计了高速信号采集模块和数据缓存功能的接口单元.利用单片机简单易行的处理能力实现了液晶显示屏(LCD)显示控制和键盘的输入控制.CPLD和单片机的结合,使得该系统利用CPLD快速采集输入信号并利用单片机控制慢速的LCD显示.

作者：陈仲,

关键词：微处理器, 并行处理, CPLD, 数字存储示波器

上一篇：数字存储示波器的远程控制技术研究
下一篇：数字示波器通道间延迟时间差测试方法分析