AMS 仿真求助

我用一个verilog模块A，加上一个schematic模块B，混在一起仿真。另外建了一个test bench的config。仿真发现，如果不把A和B接在一起，那么模块A的输出就是0和1的高低电平，但是没有显示是多少电压。
如果把A和B接在一起，将A的输出接到B的输入，则仿真结果就是连A输出的波形都没了，虽然有电平显示，但完全不对。
请问怎么设置verilog模块的输出电压呢，才能实现数模混仿啊?

用spectreVerilog还是ams?对于混合信号的连接，前者在Composer的菜单中有设置高低电平，后者要指定Connect_Rules

嗯，多谢，已经搞定了。
是connect_rules的问题，在ams仿真的时候，connect_rules的library要指向simulation的目录。而如果用ADE仿真AMS，就可以讲connect_rules直接定义到cadence自带的里面。

    你好，我目前遇到了connectrule的问题，我按照网上的流程把connectlib导入virtuoso中，但是没有cell呢?
在ADE做AMS仿真··设置中也找不到connectrule?我的connectlib是否不完整?

    请问 connectrule 怎么指定  比如我的电压是1.8v的话 应该是怎么给定呢?

来个仿真流程吧！呵呵

受教了

多电压域怎么设置呢

lihailihailiahia

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。