首页 > 微波/射频 > RFIC设计学习交流 > 请教32.768K crystal osc 功耗的问题

请教32.768K crystal osc 功耗的问题

录入:edatop.com    阅读:
目前在做32.768K的crystal osc,电路已经基本完成,想优化下电路的功耗,目前的ivdd为4uA+,想请教有经验的大侠一般情况下32.768K Xosc的功耗控制在什么范围内,2uA是否可能?

<0.5uA

又见RTC



    <0.5uA,?gm=sqrt(2*UnCox(W/L)*ID)  那是不是要等比增大MOS管尺寸去保证增益?
输出摆幅是否会受影响呢?
谢谢!

3楼说 的 对, RTC



    关键就是那个32.******k的要稳定啊。还是很难的,



    32K 的晶振除了RTC ,似乎也没太多的应用了吧,不过好像还能做低升高PLL 的reference信号
你说的那个0.5uA是在文献上看到呢,还是已经做了电路出来,起振时间大概在什么范围呢?

我也想做个晶振,您有电路给参考下么?



    这个稳定指的是什么呢,频率稳定度?应该是通过jitter来反应得吧。这么低的频率,好像这些都不太关注   
从仿真结果来看,倒还ok了,主要是两个方面了,1.正弦波不是标准的正弦波,有点畸形;把驱动能力降低可以改善,估计起振时间会增加;2.功耗,目前能做到4u左右,0.5uA的功耗感觉有难度!
欢迎做过XOSC的大侠们指导啊~



    不好意思,这个不能公布,把精粹那本的晶体振荡器好好看看,电路都是从基本的pierce架构延伸而来的;



    1M以下jitter都不太考虑把。关键是有的时候,后仿真时(各个corner,还有蒙特卡罗)都很nice;流出来不启震,也有可能

http://bbs.eetop.cn/thread-233853-1-1.html

300nA足以

200nA 足夠了

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:进行运放方针式,添加工艺角问题
下一篇:cadence仿真时想在电源电压上加一个噪声,看这个噪声最PLL输出相位的影响

射频和天线工程师培训课程详情>>

  网站地图