OP輸出glitch疑問
录入：edatop.com 阅读：
用hspice搭了一個sdm 看了一下fully diff OP輸出 有很嚴重的glitch
glitch時間點是在積分phase 一開始的時候,看了一下是dac回去電壓在兩端輸入所造成
但是測完PSD沒問題,只是這個glitch不太能接受,搞了好久都弄不掉
曾改過mos開關 試著讓導通電阻變大 但是會讓noise floor上升
想請問這是什麼原因 要怎麼改善, 會是時序問題嗎 還是OP問題
麻煩大神幫忙阿！
glitch時間點是在積分phase 一開始的時候,看了一下是dac回去電壓在兩端輸入所造成
但是測完PSD沒問題,只是這個glitch不太能接受,搞了好久都弄不掉
曾改過mos開關 試著讓導通電阻變大 但是會讓noise floor上升
想請問這是什麼原因 要怎麼改善, 會是時序問題嗎 還是OP問題
麻煩大神幫忙阿！
积分电容的系数调一调吧，零点的问题
你好 我目前是用一階的SDM 照理是沒有零點的 請問要怎麼調呢
运放跨接电容就有零点啊，可以试试跨接电容串个电阻，或者增大这个电容
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：谈谈抄芯片时都抄到过哪些比较巧妙或者让人难以理解的电路模块
下一篇：请教工艺库里面mos管的最小长度由哪个工艺文档确定？
