版图中的label都是不会做出来的吧，即使画到dg层上？
录入：edatop.com 阅读：
版图中label画的太多（本来是ll层），怕检查漏了，错画到dg层上。
请问这种LVS的label都是不会做出来的吧，即使画到dg层上?
label属性中也有一个面积（bBOX），画错的话foundry不会给我合并成金属吧。
谢谢！
请问这种LVS的label都是不会做出来的吧，即使画到dg层上?
label属性中也有一个面积（bBOX），画错的话foundry不会给我合并成金属吧。
谢谢！
一般的LVS用的Label都不会参与mask的运算
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：关于CPPLL的CP设计，开关使电流不稳如何解决？
下一篇：自举开关仿真问题
