首页 > 微波/射频 > RFIC设计学习交流 > PLL/CDR jitter peaking的问题

PLL/CDR jitter peaking的问题

录入:edatop.com    阅读:
PLL/CDR jitter peaking在高频跟低频各自的原因为何 该如何解决?
我只知道可以overdamping by increasing RzCz, 但是可以一直增加吗?

同问这个问题,希望前辈来解释下

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:响应时间 传输时延
下一篇:为什么两级运放第一级输入管和第二级输入管极性不同?

射频和天线工程师培训课程详情>>

  网站地图