PLL抖动的传递
录入：edatop.com 阅读：
OSC的输出作为PLL的参考的时钟，不知道OSC的拉动是不是全部会反应在PLL的输出上。
例：如果OSC的抖动为5%，那么PLL的拉动只能5%以上?
例：如果OSC的抖动为5%，那么PLL的拉动只能5%以上?
不是的 低频的抖动才会传递到输出端，高频的抖动会被PLL环路滤除掉
而且和PLL的分频数有很大的关系
分频数越大，低频的抖动对输出的抖动影响越大！
不太懂啊，OSC的噪声特性是HPF的，应该是高频的抖动到输出端呀
He said the OSC is REF CLK not VCO. LPF of course and therefore the REF CLK jitter experiences the same PLL loop with filtering. It is impossible to show up 100% at the PLL output.
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：要做一款双极模拟芯片，这个工艺可以吗？
下一篇：反相器的设计
