pll的jitter
录入：edatop.com 阅读：
PLL的jitter为1%，要求高吗?
也不知道PLL的jitter能做到一个什么样的程度?望各位给个解答。
也不知道PLL的jitter能做到一个什么样的程度?望各位给个解答。
ding myself
看一个PLL是否是Low jitter看的是absolute jitter, 不是jitter/period.
1% 是高要求还是低要求取决于PLL的输出frequency/period. 如果PLL frequency为100GHz, 1%就是0.1ps jitter, 很难达到.如果PLL frequency为100MHz, 1%就是100ps jitter, 很容易达到.
State-of-art 的PLL jitter 大概可以达到0.1ps这个级别. 当然,光谈jitter不谈power是没用的. 理论上, jitter can always be reduced by spending more power.
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：摆幅的问题
下一篇：关于Ahuja compensation
