首页 > 微波/射频 > RFIC设计学习交流 > 如何得到一个低电平为0高电平为2*VDD的时钟啊

如何得到一个低电平为0高电平为2*VDD的时钟啊

录入:edatop.com    阅读:
RTRT, 请教大家了

谢谢各位关注, 我已经找到办法了

什么办法,用电容升压的呀,^_^,可以探讨下。

Baker的《CMOS电路设计、布局与仿真》第二版第一卷第十八章电荷泵一节专门讲了的

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:问个PLL中PFD的问题。
下一篇:紧急咨询0.35工艺做2.5Gb/s鉴频鉴相器可能否?

射频和天线工程师培训课程详情>>

  网站地图