问个PLL中PFD的问题。

录入：edatop.com 阅读：

1. 哪种结构的PFD线形度好，而且有利于PLL系统的锁定呢，PFD工作在25MHZ，用于Fractional-N synthesizer?
2.动态结构的PFD，工作频率的下限一般是多大呢?工作在25MHZ会不会有问题?粗略仿真了一下动态结构的数据保存时间，发现高阻节点上的电压也就能保持各几十us~几百us。

怎么没有人回啊，我也想了解一下！

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：请教有关spice explorer的问题
下一篇：如何得到一个低电平为0高电平为2*VDD的时钟啊