PLL如何实现多变频
录入：edatop.com 阅读：
请教各位高手，在PLL中，输入10M，输出为108M，80M，65M，48M等，要如何实现这么多个小数分频?是要用一个可编程分频器吗?∑-Δ调制器也要用吗?
不得不说你这个问题问得有点怪，频率综合器的基本特征就是要在一定的setting time 中切换到系统所需要的频率，若是channel较宽则用整数分频，结构简单，切换速度较慢，
否则就要考虑用小数分频
需要∑-Δ
简直狐说魃道, 根本不需要∑-Δ, Integer N PLL can do the job.
Fref=Fin/10=1MHz,
integer-N, Ndiv=48-108
loop BW<=100KHz
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：请教一下 有关N阱中NMOS的工艺
下一篇：谁有Delat-Sigma Modulators :Modeling, Design and Apps 的答案？
