首页 > 微波/射频 > RFIC设计学习交流 > PLL与晶振的选择

PLL与晶振的选择

录入：edatop.com 阅读：

在dvb-c的解调芯片中，主时钟是28.8MHz，可是晶振的输入也是28.8MHz，为什么这样设计?
直接将晶振输入作为主时钟不可以吗?
是不是考虑到芯片内有倍频应用的关系?
请大家指教！谢谢！

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：peline adc 采样数据做FFT分析问题
下一篇：一个关于MOSFET layout 的问题

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

微波/射频栏目

频道总排行