- 2020-02-07· 导入网表错误，完全没辙了，大家帮帮忙啊～
- 2020-02-07· 求助:15.5网络表导不过去,请高手指点.
- 2020-02-07· cannot modify object FIXED property found
- 2020-02-07· 自动布线功能设置？
- 2020-02-07· Allegro PCB Layout经验交流共享
- 2020-02-07· ORCAD 轉 net.出現下面錯誤,請問usb1 是有什麼問題呢？要怎麼改善
- 2020-02-07· 倒出封装出现 *** being dumped问题
- 2020-02-07· 请教 目前国内板厂加工工艺最小线宽可以做多少mil.
- 2020-02-07· allegro双层板gerber问题
- 2020-02-07· HDL中的VCC和GND连接输出到allero中为什么会消失？
- 2020-02-07· Layout的活，哪位大侠愿意做？
- 2020-02-07· 求助！请问在cadence SPB16里怎么对比原理图和PCB？
- 2020-02-07· ad6的文件能直接转到ALLEGRO 16.1里面么？
- 2020-02-07· 怎样在不改变走线的情况下替换过孔？
- 2020-02-07· 不想用Allegro了，没感觉比Altium好到哪里去
- 2020-02-07· 如何将Protel设计移植到Cadence PCB设计软件中
- 2020-02-07· 图中D码代表什么形状？
- 2020-02-07· CREATE NETLIST一直不停？
- 2020-02-07· 请问在cadence15.2中怎样生成ncdrill1.tap？
- 2020-02-07· 请教一下，RJ45网口下面内电层扣铜了，怎么计阻抗？
- 2020-02-07· 请教一个老话题：cadence 好在那里？跟ad6.6比？虚心讨教
- 2020-02-07· 请问怎样在Allegro布线时添加封装长度的约束？
- 2020-02-07· 关于焊盘、过孔与铺铜的不同连接方式
- 2020-02-07· 寻求高手兼职！
- 2020-02-07· allegro铜皮自动倒角的问题
