- 2020-03-09· ALLGRPO输出Gerber为何不显示板框和钻孔
- 2020-03-09· 『已解决』手动绕线不起作用
- 2020-03-09· 板子出光绘后的问题？
- 2020-03-09· 求助，用capture生成的tel网表导入allegro发生错误
- 2020-03-09· 请教：六层板光绘文件要做哪些？
- 2020-03-09· 新手求助allegro加过孔问题
- 2020-03-09· 传输线延时的计算？
- 2020-03-09· allegro16.2中差分对不同层中的规则设置。
- 2020-03-09· 请问Allegro SPB15.5.1最新hotfix 是？
- 2020-03-09· 升级好快啊，多谢版主！
- 2020-03-09· allegro 16.3 怎么设置显示pin引脚编号？
- 2020-03-09· NC Route是做什么的？
- 2020-03-09· 请教如何在allegro中设定原定定位
- 2020-03-09· 问一个关于swap的奇怪问题？
- 2020-03-09· allegro的PCB
- 2020-03-09· allegro１６.２手动添加测试点的问题！
- 2020-03-09· 如何指定fanout的过孔？比如指定使用固定的过孔。
- 2020-03-09· Allegro中如何统计器件数和Pin数？
- 2020-03-09· 铺铜上的接地孔，间距大家一般设多少呢？
- 2020-03-09· BGA为什么不能fanout
- 2020-03-09· 高手乱入，帮忙解决一个不太常见的问题！
- 2020-03-09· 舖铜的显示问题
- 2020-03-09· 求助：关于Cadence 16.3中的PCB Router问题
- 2020-03-09· 各位网友，本论坛有很多好贴，可日子一久不见了。（解决了）
- 2020-03-09· allegro 中的向导建立的封装如何删除多余的引脚啊？
