- 2020-03-03· 请教：如何能将原理图DE CIS中将FPGA的管脚连接信息导出，给Xilinx的ISE软件？
- 2020-03-03· allegro另存PAD时无反应，请大家帮忙看看有没有遇到这种情况！
- 2020-03-03· 求背板指导
- 2020-03-03· 弱弱的问一下pcb内器件移动问题
- 2020-03-03· 删去线段时出现残余shape
- 2020-03-03· 亲们，给个16.5吧！
- 2020-03-03· 请教一下，flash symbol 为什么不能保存？
- 2020-03-03· PDF原理图点击网络标号，可以自动跳转，怎么实现的啊
- 2020-03-03· 急需Micro USB 母头5P的封装，FPM008里没有找到啊
- 2020-03-03· 大家好，我是Cadence新手
- 2020-03-03· cadence16.5使用求助，visibility项缺失，大家来看啊
- 2020-03-03· 封装pin1标识
- 2020-03-03· 求定位孔（NPTH）封装的制作流程 16.3
- 2020-03-03· 请问中周在那个库里
- 2020-03-03· 16.3转到15.7出现器件移不动的问题，各位来看看
- 2020-03-03· 16.5 s12 升级后破解不成，卸载后不能安装 不知CADENCE还在哪里保留有信息？
- 2020-03-03· 为什么加了valub 就找不着封装了.
- 2020-03-03· 如何查看BRD文件版本？
- 2020-03-03· 求解I2C时序
- 2020-03-03· 无网络的铜皮删不掉，晕
- 2020-03-03· 紧急求救Cadence allegro 16.5不能生成网络表
- 2020-03-03· 怎样设置等长布线？
- 2020-03-03· 求教cadence Allegro16.5原理图怎么另存或者输出为低版本的呀？
- 2020-03-03· 15.7 Cadence 的焊盘问题
- 2020-03-03· OrCAD Capture CIS中此按钮的作用？
