- 2020-03-05· siklscreen ref 自动调整到器件中央吗
- 2020-03-05· 求助：cadence16.5和15.5两个版本共存的license文件问题
- 2020-03-05· 板子层数的问题
- 2020-03-05· 疑问：点quickplace时 里面“symbols placed”的地方指示还是0 of 0
- 2020-03-05· SPB 16.5 hotfix007发布了
- 2020-03-05· 版图DRC错误
- 2020-03-05· 200MMHZ DDR同一组数据必须同一层走线吗？
- 2020-03-05· 请用建库（封装）用哪个软件画
- 2020-03-05· allegro 怎么导入上一个项目的规则
- 2020-03-05· 请教BGA下的过孔制作
- 2020-03-05· win7安装Cadence 15.7的时候始终不行啊，有谁能帮帮我啊
- 2020-03-05· Allegro 覆铜，这种是怎么覆上的，，求助达人，
- 2020-03-05· 请教如何建零件库
- 2020-03-05· 关于走线跨分割的问题
- 2020-03-05· 16.2差分与其它NET的20MIL间距规则设置
- 2020-03-05· allegro密码！急！
- 2020-03-05· 电源网络 voltage值
- 2020-03-05· hyperlynx8.0不能看眼图？
- 2020-03-05· 新手求助：焊盘问题
- 2020-03-05· 关于Thermal pads
- 2020-03-05· Allegro16.3输出DXF的时候，过孔会跑到板外去，有人碰到过吗？
- 2020-03-05· 高手请帮忙看看附件里是咋回事啊
- 2020-03-05· 可以在不同层上画不同的routekeepin吗？
- 2020-03-05· 求解钻孔建库问题
- 2020-03-05· 安装孔的一点小问题
