- 2020-03-10· 新手请教关于浏览gerber文件出错的问题
- 2020-03-10· HDL中的VCC和GND连接输出到allero中鼠线消失怎么办？
- 2020-03-10· 请教一个报错问题。
- 2020-03-10· 请教大家关于fpga和sodimm布线问题
- 2020-03-10· 画线时突然无法设定为大图标
- 2020-03-10· 问一个不太懂的问题
- 2020-03-10· 怎样设置规则使BGA下的差分线间距小，拉出来后大？
- 2020-03-10· 请教个MIRROR问题
- 2020-03-10· 请问，在capture cis中能有什么方法或者命令将原理图存为pdf格式的，吗？
- 2020-03-10· 急求高手解答！
- 2020-03-10· orcad10.5打开时，出现此错误----已解决
- 2020-03-10· 下图中的VIA为什么这样摆
- 2020-03-10· 求《Cadence Concept HDL & Allegro原理图与PCB设计》光盘资料！
- 2020-03-10· 求助：PCB封装里的安装孔的画法？
- 2020-03-10· 走线到异形焊盘出问题，是不是我的封装做的有问题
- 2020-03-10· 有没有Allegro中文版的呀 或汉化软件
- 2020-03-10· 关于ALLEGRO中器件的封装
- 2020-03-10· 检查网表
- 2020-03-10· 请教：Burn-in board！
- 2020-03-10· ALLEGRO PCB里面有没有全局编辑
- 2020-03-10· 我在electrical建的一个net class怎么在spacing里没有呢
- 2020-03-10· 为啥16.2中的RF-PCB不好用了？
- 2020-03-10· 请教关于drawing symbol name的读取问题
- 2020-03-10· 求助！不能生成pcb了！
- 2020-03-10· 新建封装和导出封装会有什么区别？
