- 2020-03-07· 使用CADENCE遇到的问题，急等
- 2020-03-07· Allegro16.2突然不能手动布局了（manual place 出错）
- 2020-03-07· 直角、锐角走线问题
- 2020-03-07· 布局时，很多器件无法就近排列，看不清管脚号，也看不到网络标号
- 2020-03-07· Allegro 16.5老显示有1个Unrouted Connections
- 2020-03-07· 这些过孔都是干什么用的？(求助)
- 2020-03-07· 电路图作成请教
- 2020-03-07· 哪位大大能给个cadence6以上版本的下载地址？
- 2020-03-07· （急）放焊盘时，警告 Text line is outside of the extents.
- 2020-03-07· 丝印层的索引标号
- 2020-03-07· 电源线粗细不均报错
- 2020-03-07· 一个有电阻电容和运放多个元件组成的AD采用通道，如何整体旋转而相对位置不变
- 2020-03-07· allegro进行pin交换后怎样更新orcad啊？
- 2020-03-07· logic part的问题
- 2020-03-07· 安装si9000出问题！
- 2020-03-07· 有人遇到过点一下走线就直接打VIA了，或者走线过程中停顿一下，也就直接打VIA了
- 2020-03-07· 请教一下这个gerber怎么回事？
- 2020-03-07· Allegro 中如何建立footprint ？
- 2020-03-07· 请教Enable On-line DRC在那设置，右下角显示红色应该是关闭DRC了
- 2020-03-07· 如何统一原理图及PCB封装库
- 2020-03-07· Allegro16.2 BGA扇出
- 2020-03-07· 请教0.65间距BGA封装布线方法？
- 2020-03-07· Xnet等长设置问题
- 2020-03-07· 请教关于DDR布线的问题，在DDR和FPGA中串接电阻的数据线，控制线和数据线都串接电阻
- 2020-03-07· mentor和allegro哪个好呢
