- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
在学习PROTEL99过程中容易出现的一些问题:
录入:edatop.com 点击:
Protel 98/99是电子设计自动化(EDA)特别是印制电路板(PCB)设计中广泛使用的一种优秀软件。在学习使用Protel98/99设计PCB板时会出现很多问题,特别是对初学者更是如此,如果不能解决这些问题设计工作就不能顺利地进行下去。笔者根据多年的教学经验,对Protel 98/99学习过程中易出现的一些问题、原因及其解决办法作如下介绍。
(1)做好了的设计文件已经存入A盘,但下次使用时,在A盘无法打开该文件:在未启动Protel 98/99的情况下是无法打开在Protel 98/99下设计的文件的。只要先启动了Protel 98/99,就可在A盘打开该文件。
(2)已经打开了Protel 98/99,但仍然无法打开已经设计好的硬盘上的文件:在试图打开该文件时总是提示:“A盘未准备好”。原因是上次存盘是把文件存入了A盘,Protel 98/99总是记住最后一次存盘的路径的。只要改变路径问题就迎刃而解。
(3)原理图画面上出现黄框(选定框)怎么也消除不掉:这是因为按下了左键并拖动而造成的误选定。解决的办法是消除选定:Edt\Deselect\All回车即可。
(4)在作ERC检查时提示有大量的元件名称重复使用的错误:产生的原因是没有对元件分别命名或对元件命名时把(Designator)与Part两栏填反了。应把各元件以不同的名称重新命名或对出现这种错误的元件的Designator与Part两栏重新填写。
(5)ERC检查时,接地符号与引脚总是没有连上:双击接地符号会发现 Net为 Vcc或+5V等。只要将其改为 GND,则接地符号与引脚接上,不提示错误。
(6)在PCB设计中装入网络表后,提示很多错误,主要是关于封装的错误:这是由于在原理图设计时没有填写FOOtprint一栏。应回到原理图中,主要是对于电阻、电容等分立元件重新填写这一栏,并且一定要生成新的网络表。
(7)在装入网络表时Action项提示Add nod-1 to NetN00001,Error项提示Component not found的错误:这是由于有的元件的Designator项未填写造成的。只要在原理图中重新填写此项并重新生成网络表即可。
(8)想布单面板而自动布线时总是出现双层布线:虽然在Design\Options\layers中只打开一层,但这一选项并不是设计层的决定项而只是显示层选项。只有在 Design\Rules中选定Routing layers,修改 Properties项,将不用层都改为 Not Used,仅所需用的一层选为Any。
(9)在PCB设计中,装入元件并且自动布局后发现各元件无任何联线关系(无飞线),在ERC检查及装入网络表时并未提示错误:造成这种情况的原因是在原理图设计时,画导线是用的Drawing Tools中的画线工具,而不是用的Place Wire。这时原理图的联结应重画。
(1)做好了的设计文件已经存入A盘,但下次使用时,在A盘无法打开该文件:在未启动Protel 98/99的情况下是无法打开在Protel 98/99下设计的文件的。只要先启动了Protel 98/99,就可在A盘打开该文件。
(2)已经打开了Protel 98/99,但仍然无法打开已经设计好的硬盘上的文件:在试图打开该文件时总是提示:“A盘未准备好”。原因是上次存盘是把文件存入了A盘,Protel 98/99总是记住最后一次存盘的路径的。只要改变路径问题就迎刃而解。
(3)原理图画面上出现黄框(选定框)怎么也消除不掉:这是因为按下了左键并拖动而造成的误选定。解决的办法是消除选定:Edt\Deselect\All回车即可。
(4)在作ERC检查时提示有大量的元件名称重复使用的错误:产生的原因是没有对元件分别命名或对元件命名时把(Designator)与Part两栏填反了。应把各元件以不同的名称重新命名或对出现这种错误的元件的Designator与Part两栏重新填写。
(5)ERC检查时,接地符号与引脚总是没有连上:双击接地符号会发现 Net为 Vcc或+5V等。只要将其改为 GND,则接地符号与引脚接上,不提示错误。
(6)在PCB设计中装入网络表后,提示很多错误,主要是关于封装的错误:这是由于在原理图设计时没有填写FOOtprint一栏。应回到原理图中,主要是对于电阻、电容等分立元件重新填写这一栏,并且一定要生成新的网络表。
(7)在装入网络表时Action项提示Add nod-1 to NetN00001,Error项提示Component not found的错误:这是由于有的元件的Designator项未填写造成的。只要在原理图中重新填写此项并重新生成网络表即可。
(8)想布单面板而自动布线时总是出现双层布线:虽然在Design\Options\layers中只打开一层,但这一选项并不是设计层的决定项而只是显示层选项。只有在 Design\Rules中选定Routing layers,修改 Properties项,将不用层都改为 Not Used,仅所需用的一层选为Any。
(9)在PCB设计中,装入元件并且自动布局后发现各元件无任何联线关系(无飞线),在ERC检查及装入网络表时并未提示错误:造成这种情况的原因是在原理图设计时,画导线是用的Drawing Tools中的画线工具,而不是用的Place Wire。这时原理图的联结应重画。
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:内层走线
下一篇:AD6如何全局修改元件编号?