- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
一个月的成果
录入:edatop.com 点击:
仪器集成化,把ARM,FPGA,电源都集成到一起,画了个六层板,第一次画ARM核心板六层的,有点忐忑!还好是2440对布线要求不高,布局还是不是很合理,不知道ARM部分能不能正常工作!其他的部分或多或少的多做了实验,两个核心芯片放到一起确实体积上有优势,起码这一步是迈出去了,下面就看板子回来调试了,ARM如果起不来这一个月就废了!
还是把图晒晒吧!有些部分走的比较乱!有懂行的看官斧正吧!
顶层:
地层:
S1:
S2:
电源层:
底层:
对于各个层的阻抗设计还有厚度还不清楚怎么设置比较好,最快的就是ARM外围的SDRAM速度是133M,大家给点意见吧!
打给的按照书上1.6CM厚度的一般设置来的,不过地层和电源层铜厚多少比较合适?还有地和电源层的障碍物是什么意思?真心不懂!
还是把图晒晒吧!有些部分走的比较乱!有懂行的看官斧正吧!
顶层:
地层:
S1:
S2:
电源层:
底层:
对于各个层的阻抗设计还有厚度还不清楚怎么设置比较好,最快的就是ARM外围的SDRAM速度是133M,大家给点意见吧!
打给的按照书上1.6CM厚度的一般设置来的,不过地层和电源层铜厚多少比较合适?还有地和电源层的障碍物是什么意思?真心不懂!
相当nice 如果不是公司项目的话 LZ不妨把PCB文件贡献出来供大伙学习
厉害哦...2440我也做过两块PCB...貌似都很丑...不过你的板厚写错了...做那么厚的你们领导会P了你的....
好吧1.6MM!大家提点意见吧!
好了障碍物是什么我懂了!
就是内电层和地层内距离板边的安全距离,也就是内层的电和地要包在里面才安全,不容易短路什么的,这个其实自己画的时候就在板子四周铺了一些无网络的区域,意思一样!
好像没看到等长线,或者是差分线
不错
比我画的强多了
麻烦小编仔细解释一下障碍物
拿出来分享吧,藏着干甚!
其实就是内电层的铜皮与板框的安全距离...正片由polygon的间距规则控制...负片由你在负片层所画的板框线的粗细控制...这样做的原因就是板厂在加工的时候PCB大小都会有一个+-的误差...如果内电层铜皮铺满板框...+误差还好..-误差的话板厂在切板的时候会切到内电层的铜皮...有可能会造成细微的碎铜屑将内电层连接从而PCB直接短路....