- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
时钟走线和信号摆幅
录入:edatop.com 点击:
PCB上的走线类似于低通滤波器,当时钟信号沿着走线传输时,会造成时钟信号衰减,并且脉冲沿的失真随线长增加。更高的时钟信号频率会导致衰减、失真和噪声增加,但不会增加抖动,在低压摆率时抖动最大,一般使用高压摆率的时钟沿。为了实现高质量的时钟,要使用高摆幅时钟信号和短时钟PCB走线;由时钟驱动的器件应该尽可能靠近时钟分配器件放置。
这是时钟信号要尽量短的原因啊。要是我们Layout能掌握更多为什么,那我们就可以不用什么都听硬件设计师的了。这点会成为现实吗
小编果然犀利啊!顶起!
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:用AD画PCB,当鼠标在某一网络连线上时,怎么设置才能使整个网络连线全部高亮?
下一篇:最近的AD软件包括最新的14.3.15设计规则都没法导出