- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
画板出现莫名奇妙的DRC错误问题,请教
我刚刚把sch update到PCB中,然后把一个元件D46放到板子中,准备布局。但是缩小视图,发现出现绿色DRC mark了。
但是我这才刚刚开始,第一个元件啊,都没布线,也没有覆铜,如图 0.jpg。但是放大以后又没有绿色报警了,如图1.jpg。
为什么会报警呢?
请高手指点一二。
谢谢
没人知道?还是我讲得不清楚?
先关闭 Tools 检查错误里的选项中的:
1. 高度
2. 丝印
3. 元件间距等
不打勾就是关闭了
在DR 里也关闭这些,怎么关闭?
间距10mil 的,你设置0mil 等等, 自己想想办法!
已经搞定,低级错误,room没有删除。
在PROJECT OPTION 中ROOM 产生项去掉勾选。就不会有ROOM 产生了。
在PROJECT OPTION 中ROOM 产生项去掉勾选。就不会有ROOM 产生了。[/quote]
兄台,具体路径是什么啊,在project、project options、options里面没找到啊。
如下图:
还有,哪位知道为什么要生成这个 room啊,到底有什么作用?
谢谢!
兄台,具体路径是什么啊,在p ...[/quote]
ROOM 实际就是原理图的SHEET。 它是划分功能模块用的。
CLASSGENERATION中(见图) 不是OPTION。
那就是把每张原理图对应的器件放在一起,起指示作用了?
可以这样理解!简单!
我布局也用不到这玩意啊,感觉没用。
不建议删掉room,养成不好的习惯
可以在drc-placement吧room definition去掉勾选
1、为什么不建议删除啊?
2、新建的PCB文件中这个规则里面本来就啥都没啊?
真的,有时候这些低级错误还真的不那么容易发现呢。
room不建议删除,里面有设置的,可以设置元件是在外面还是在里面。
那个room很有用的,在对元件布局以前可以很方便看的到每个功能都在一个ROOM里面,可以对每个ROOM进行规则设定,布线,元件排列什么的。
如果你的原理图是分层设计的话使用ROOM就很方便了。
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:超高难问题悬赏
下一篇:如何实现PCB顶层与底层形状相同的覆铜,大小也相同