有关protel的警告问题.

录入：edatop.com 点击：

警告的提示在附件中,各位dx帮我看看.我该如何改呢?警告中说top voerlay(丝印层) 与 top solder(焊盘) 的 clearance 不符合规则.
silksscreen over component pads constraint.

这个用来检查丝印与焊盘的间距，通常我是改成1mil，就是基本上他盖到焊盘再报错。

画封装时候将焊盘设成bottonlayer或者是top layer，不要设成mulitilayer

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】