- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
AD用Room设置constraint
录入：edatop.com 点击：
在用Room设置constraint的时候，可以在Room里面设定特殊的rule
比如我将BGA整个圈起来，设定里面最小的spacing为4，room以外设置为10，当2条线完完全全在room里面的时候，4mil是OK的。但是一旦其中一条线走出了room，马上就有DRC了，及时在外面已经达到10mil的要求。这样以来，在设constraint时候room的作用不久非常有限了吗，除非线出来就直接打via换层。room才会起作用。
谁有没有比较好的办法将room利用起来，达到cadence里面constraint area里面的效果。
个人感觉这个问题与AD的最小单位有关，在AD里面没有cline segment的概念，所以也就无法针对某一截线段做检查，AD的最小单位为net，所以一旦有DRC]就直接强加到整个net上了
针对这个问题该怎么办呢?
比如我将BGA整个圈起来，设定里面最小的spacing为4，room以外设置为10，当2条线完完全全在room里面的时候，4mil是OK的。但是一旦其中一条线走出了room，马上就有DRC了，及时在外面已经达到10mil的要求。这样以来，在设constraint时候room的作用不久非常有限了吗，除非线出来就直接打via换层。room才会起作用。
谁有没有比较好的办法将room利用起来，达到cadence里面constraint area里面的效果。
个人感觉这个问题与AD的最小单位有关，在AD里面没有cline segment的概念，所以也就无法针对某一截线段做检查，AD的最小单位为net，所以一旦有DRC]就直接强加到整个net上了
针对这个问题该怎么办呢?
在本版搜索“room”，就有些关于room rule的应用设置。可能你设定rule时有错误吧，我设置过，没出现你说的问题，设置了区域规则就按区域规则来，走出区域就按外面的来，没出现DRC。
PS:注意设置room的有效层次，是在TOP，BOT还是内层，要不几个层都设置。
在家里面的机器试了一下，是好的
呵呵，不知道也许第一次设置的时候真的出了什么问题
多谢了
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：ALtium 器件布局禁布距离太大怎么设置，请工程师支招
下一篇：AD画层次原理图时候，在主图连线时是否可以使用网络标号那
