• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Altium Designer和Protel > ProtelDXP包地的作用于问题

ProtelDXP包地的作用于问题

录入:edatop.com     点击:

ProtelDXP包地有什么作用?铺铜不就大面积接地了吗?包地是不是应用于不铺铜、只针对个别特殊信号线进行的保护措施?

以下是我在包地过程中的问题:


呈现违规的绿色,规则检查原来是线宽错误:

Processing Rule : Width Constraint (Min=0.254mm) (Max=0.254mm) (Preferred=0.254mm) (All)
   Violation         Arc (64.54mm,3mm)  Top Layer  Actual Width = 0.2032mm
   Violation         Arc (68.42mm,3mm)  Top Layer  Actual Width = 0.2032mm
   Violation         Arc (68.42mm,3mm)  Top Layer  Actual Width = 0.2032mm
   Violation         Track (65.5347mm,2.5174mm)(67.4812mm,2.5174mm)  Top Layer  Actual Width = 0.2032mm
   Violation         Track (65.5347mm,3.4826mm)(67.4812mm,3.4826mm)  Top Layer  Actual Width = 0.2032mm
Rule Violations :5
包地线怎么就自动弄成个那么细的。小于默认的0.254。

该怎么办啊?谢谢前辈指点迷津!

可以在设计规则里把线宽改为最小为0.2032mm,就可以了

谢谢楼上的

这样修改设计规则怕影响其他的设计。

反正线已经布上了,修改得更细应该没有影响吧?

去试试!

如下图,修改后正确了:


修改的GND网络最小间距(VSS):



是不是这样就OK了啊?


谢谢大家的回答!

我需要地线加宽,现在已经按照我的宽度布好线了。

再去修改宽度,反正我不再布线了,地线的Min线宽改成很细的0.2032mm,不会影响大局了。

那这样DRC检查正确了,就OK了吧!

谢谢指教!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:打开画原理图状态就有这样的提示怎么回事?
下一篇:我的PROTEL99SE是怎么了?

PCB设计培训课程推荐详情>>

  网站地图