再问Exp做等长

有不少朋友已经在本版问了如何做等长. 下面就这个问题继续提问:

举例, 我的CPU外部数据总线D[0..16]连接着诸如SDRAM及FLASH等外围设备. CPU分别和这些设备进行通信. SDRAM及FLASH等外设之间不需要相互通讯. 由于SDRAM的速度远快于FLASH, 所以现在我只想对CPU->SDRAM这部分做等长, 至于CPU->FLASH这部分无所谓.

那么:

1) 我如何在EXP中设计这些约束? 仅仅只设置Match Set好象不够.

2) 该设置网络拓扑为何种类型? Chain? CPU->SDRAM->FLASH? ... 如果是结构为CPU->SDRAM->FLASH这样的CHAIN拓扑结构, 那么SDRAM->FLASH这一段不等长会不会因为信号反射等因素影响CPU->SDRAM这一段高速段的信号质量, 是不是需要在CPU总线接口处加源端阻抗匹配或在SDRAM->FLASH这里加阻抗匹配, 加阻抗匹配的原则是?...

请EXP高手以及SI高手赐教, 也请其它朋友一起来讨论. 谢谢！