问一个关于DxBoardLink的问题

用pad 文件创建FPGA时没什么问题，但是创建CPLD时就出现问题，具体表现是元件中的GND还有无用管脚的PIN LABLE属性全部重复了，而且无法修改，而相应的PIN  TEXT属性却在GND后面加上了位置信息比如GND-J19。这样生成component时会有问题，就是出现了重复的PIN LABLE。反观FPGA的生成，其PIN LABEL和PIN TEXT 属性值完全一样，就确保了没有重复的PIN  LABLE 。

想请教一下各位大人在用类似的.pad文件生成CPLD 时有什么好方法，非常感谢。

顺便再问一个问题，各位用DxBoardLink生成元件时，原始管脚文件和supplement pin文件是从哪来的?或者说如何生成?我做FPGA时的管脚文件是从ISE生成的，CPLD也一样，但是CPLD生成的不能用，书上说应该用.gyd文件，生成了打开看却找不到相应的管脚信息。