• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Mentor PCB设计问答 > 在WG2005中怎样修改via与敷铜之间的距离,前几天发的帖子最终没解决掉问题

在WG2005中怎样修改via与敷铜之间的距离,前几天发的帖子最终没解决掉问题

录入:edatop.com     点击:

假设第2层为地,所有不属于GND的VIA与铜之间就会形成10mil的间距

在plane paramenter中  修改的属性都是属于GND的VIA与铜之间的属性

小弟搞了两天  还是没弄小 


[求助]在WG2005中怎样修改via与敷铜之间的距离,前几天发的帖子最终没解决掉问题。


Check:

- Net classses  and clearences
- In Clearence TAB, create a new rule
- Modify the clearence plane rule (plane to via, plane to trace etc etc)
- cross table the 2 net class (all -> GND class created by you)
- Press new

Thats it

Goahead

OK,i got it.

Thank u.

需要把Toggle Plane Clearance rules 按下才会显示

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:想找一个精通WG2005软件应用的资深工程师,指点指点
下一篇:ee2007.2为何没有删除正片铺铜数据菜单?指点

PCB设计培训课程推荐详情>>

  网站地图