- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
BGA内同网络属性不能共用过孔，应该如何解决？
录入：edatop.com 点击：
1.BGA内同网络属性不能共用过孔，应该如何解决?
2.BGA内放置去耦电容时，只要电容离过孔间距小于规则时，便把这过孔变没了，我希望能否放置器件时过孔依然在，如果间距过近，可以用提示或根本不能放置器件的方法。
1. 在 editor control\general\Routes 將 *Prevent loops 不勾選
2. 在 editor control\general 將 Interactive DRC 不勾選 ---暫停online DRC功能,話面會出現 DRC禁止圖樣 , 再move零件至BGA 此時若近trace and via 會出現對話框問是否 推擠trace and vias,請選 NO 即可. 當你將 online DRC 選項勾選,系統會要作bath drc
已上方法給你參考
对于1和2都可以先把过孔fix，放置器件时小于规则就放不上了
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：WG中，关于元件清单的问题
下一篇：mentor生成pdf文档问题？
