- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教:Mentor Expedition 等长布线
我在用Expedition做DDR的等长布线,但只能根据网络名设定等长参数。但我的网络是这样的:从CPU出来叫DATA[0],经过匹配电阻后网络名为DDR_DATA[0],DDR_DATA[0]网络直接到DDR内存。我要做的等长的线路是从CPU到DDR,即
DATA[0]+DDR_DATA[0],我要对该线路做等长的话就要对电阻两端的网络分别设定规则,有没有其它办法将这两个网络合并或形成一个组来设定一个规则?好像Allegro就可以的。
大家用Expedition做等长布线都是怎么做的?
先谢了!
有人熟悉吗?顶一下
Yes, Mentor Expedition support electrical net length control. It is very simple to set in CES.
请问gogoin怎么实现 electrical net 等长布线,如何设置?CES是什么东东啊?
CES可以设定布线规则,很多东东,我也正在学
我用的WG2002,是不是没有CES这个东西?要升级到什么版本才有CES?
我没用过wg2002 ,我现在用的是wg2005,DX里面就有CONSTRAINT EDITOR SYSTEM(CES)
谢谢,请问wg2005哪里有下载的?WG2002做的库和板图能不能兼容啊?
请问小编:WG的推挤功能真的比其他的好用吗,我也装了wg试了一下他好象是走出一段线要点下鼠标才推的。请问是不是这样的,感觉不是动态的推挤
能否直接在WG中调用CES呀?如何打开来设置呢?
不用ces的话也可以在Delay Formules里面用公式来定义。
Forced Plow时是那样的,如果用Dyna Plow(布线时按住左键)就会有你想要的效果。
Project Integration->roject Editor->Netlist,勾选use CES for cons............。
Constraint Editor System缩写CES。
Project Integration->roject Editor->Netlist,勾选use CES for cons............。
我用的是wg2004,在netlist中好像找不到use CES for cons,不知道是不是没有安装这个模块,
还是没有这个权限
你试试
1:添加环境变量MGC_ENABLE_CES,值为1;添加环境变量MGC_ENABLE_DCDV_CES,值为1 2: DC/DV中:打开原理图,进入Project->Settings...,在Design页钩选Use CES for constraint entry;然后在Tools->Edit Constraints即可进入。 如果还没有的话,那可能是2004里没带CES(记不清了是在哪个版本才开始有的)。
只能用DC/DV做的原理图才能用CES,Keyin格式的网表不行。
DxDesigner的也可以,Keyin的没试过。你试了不行吗?
我用的wg2004 也找不到所谓的:CES
我在Expedition PCB中的Project Integration里也没有:Project Editor更没有看到:Netlist,也不能勾选use CES for cons............。
大家讨论的CES是不是要wg2005啊? 不很理解大家说的。请高手指点
CES应该从EXP2005才有的的功能,我曾经也做过2版DDR设计,其中一种解决方案就是2段线分开等长,该方法绕线较多 ;另外一种就是根据DDR接插件为4排插件,端接排阻放置的距离一致,则可以只定义4种线长,绕线就可以只绕一边了。
先说说如何设置等长线布线?
在PCB设计中经常会遇到等长线(多线等长)、定长线(对单一信号线而言)、限长线(走线长度不可超出定义长度)。
等长线的设置可以有2种方法:其一为设置所有等长线为定义长度的定长线,这样所有的线长一致;第二种方法是定义所有的等长线为一个集合,在定义它们的线长容差。
具体设置在Setup菜单下的Net properties中,先定义需等长的网络为force(或order),在delay formules中定义每个网络长度,语法@pin0=a(线长定义值,建议使用参数代替实际值),详细使用请参见Help。(学会看帮助文件,每一个对话框的右下脚都有相应操作的帮助按钮)
dd
顶!
我也刚学习wg,现用的wg2005 sp1,在PCB中就没有看到什么ces,请问要在哪里找?书上说的是setup->constraints,可我这根本找不着,真是郁闷。
还有我很想知道从orcad->mentor wg的流程怎么弄的?
有那位大侠高手还请指教下,不甚感激!
我这样试过,但是CES了还是没有把排阻对应管脚的信号认为是series,也就无法当成Electrical Net
有人说用IBIS模型约束,但我试了下,还是没有用
looklooklooklook
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:ee7.9
下一篇:再次 请问EN资深工程师