• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Mentor PCB设计问答 > MENTOR WG关于敷铜的问题

MENTOR WG关于敷铜的问题

录入:edatop.com     点击:

在敷铜的时候发现via与铜之间都是10mil的间距,想让这个做到更小,可是改这个设置的地方没找到,请大侠赐教。

图片上是我的plane paramentor设置。

就在planes processor 下的右边修改啊,但不可以太近,PCB厂家加工水平有限。我用的是WG2004,不知你用的有没有这个选项,我上面显示最少8mil,



你说的是minimun plane gap distance吗?我用的是WG2005

哦你说的是default clearances 下的Plane(minimum)吧  我的是10 , 不能改,  那个能做再小不?在哪可以改?

我们加工的时候极限是4mil的安全间距,10mil的via。

谢谢了

是啊,你那没有这个选项吗,我试了可以的

Plane(minimum)上面的改一下就可以了啊,一种是安装孔,还有其它的,

我的 Plane(minimum) 是灰色的  不能改 

我看你的也是灰色的,怎么就能改 

看样子低于10mil不好改了,改大一点就是修改上面两个,看看其他人有没有办法

我看了一下老大做的扳子,应该在什么地方可以改的,密的扳子做到5个mil,今天老大人不在,知道了再告诉你

我知道怎么改了,当然做之前要问清楚PCB加工厂家能做到什么水平,在setup下,选择setup parameter,planes下,如图就能做到5个mil,设置后,在route下的plane plane processor下可以看到灰化的部分就是5个mil,缚出的铜是5mil的间距

非常感谢conan803 问题已解决  这个最小可以做到4mil

不客气,希望别人遇到问题时自己能帮上的帮帮,帮助别人的同时自己对问题的理解也更深刻

You should also use the plane clearences, found in net class and clearences tab clearences..
There is where you change the clearence of:
Plane to Trace, Plane to Via, plane to Plane, plane to PAD and plane to Plane

Plane clearence found in steup parameters under planes tab is not important and will be overlap by the things a said above

this is in WG2005.3

regards
Goahead

回复楼上:

我想Rule Area 应该可以满足你的要求吧....

CES 里 PLANE TO VIA值  改下就可以了

又学到了一点,谢谢啦!

不错,顶一下!感谢小编!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:mentor EE7.9发布
下一篇:Mentor WG2007 的安装

PCB设计培训课程推荐详情>>

  网站地图