• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Mentor PCB设计问答 > 不知道这是不是bug

不知道这是不是bug

录入:edatop.com     点击:
当我把原理图的一部分打包成local symbol的时候,出现很多怪异的问题,如果这个local symbol的名字和一个block的名字一样的话整个dxdesigner就会一下子推出了,试了很多次,只有一次可以place这样的symbol,其中包括symol加了引脚和没有加引脚,加了引脚可以place一次,之后不知道为什么不行,提示是不能递归!还有,在成功place后编辑这个local symbol提示是被锁定,把dxdesigner关闭后可以编辑并保存了,但是打开dxdesigner后修改这个symbol对应的逻辑连接发现新加入的引脚没法添加到下层的sch中!不知道用05的朋友有没有这个问题!是不是这样的local symbol在制作的时候就必须把引脚定下来而不能再修改了?修改了引脚怎么在其对应的原理图上添加这个新的引脚,我尝试着add missing pin却没有成功,提示是没有missing pin

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:版主和其他资深工程师帮忙看下,Expedition device dada和dx device属性映射的问题
下一篇:Expedition单位设置问题

PCB设计培训课程推荐详情>>

  网站地图