• 易迪拓培训,专注于微波、射频、天线设计工程师的培养

总线不匹配

录入:edatop.com     点击:
Error on block at91rm9200_core, pin/port ADDER[24:0] on block $1I383: Net width mismatch between the net attached to the parent block and the net attached to the child port. Parent net has a width of 1, child has a width of 25.
Error on block at91rm9200_core, pin/port M_ADDER[24:0] on block $1I195: Net width mismatch between the net attached to the parent block and the net attached to the child port. Parent net has a width of 1, child has a width of 25.
二边地址总线都是25位的为什么总是报错。就是解决不了?那个高手知道怎么回事吗?


说实话,还没有这样用过

问题解决了。总线必须命名。这样总线之间才能对应起来。这个和DC确实有些差别。

dx是根据总线的名字来确定总线宽度的

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Expedition pcb导出器件封装库?
下一篇:在PADS Layout中导入DXF文件出错是怎么回事

PCB设计培训课程推荐详情>>

  网站地图