- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
EE2007.3覆铜 寻求帮助
录入：edatop.com 点击：
我在EE2007.3中画了一个板但没法覆铜，拿了一个简单电路做例子，我的操作如下图，先是Place Plane Shape，然后处理，由于做一个测试电路，只用了双面板，只能用Positive(正片覆铜）。但处理的结果好像成了负片覆铜，什么原因?我那弄错了吗?Routed Plan Pin 是灰色的，请指教！
小编，操作方式用错了，cooper balancing 是用于铜皮工艺调整的。你应该在plane classes parameters设置铜皮的连接方式参数；用plane assigment 设置正负片，铜皮的动静态生成方式。由于在07版以后呢，正片铜皮只要画上plane shape 就立即生成动静态铜皮，负片得在generate
negative planes..那去生成。
多谢ray的回答，您能更清楚的解释“plane classes parameters设置铜皮的连接方式参数”，我的菜单Planes->Routed pind怎会一直都是灰的，怎么能让它起作用啊?谢谢！
