易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Mentor PCB设计问答 > 如何在EE7.9 expedition中布裸铜线？

如何在EE7.9 expedition中布裸铜线？

录入：edatop.com 点击：

如何在EE7.9 expedition中布线时，有的线为和机壳接地方便，想布成裸铜，或镀锡铜，不知有何简便办法?

在soldermask或者pastemask中开窗。

进入Draw Mode，选Draw Object，在Layer里选楼上说的两个层，画封闭图形（不是line），确认形状后点Fill。

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：在BSXE7.9.2中如何设置背钻？
下一篇：FabLink XE中如何放置环形排列的邮票孔？

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行