- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
7.9EE 无属性铺铜问题
录入：edatop.com 点击：
各位大神,
如下图,有个元件从原理图导过来时没有网络属性. 本身也是一个孤立的零件,不与其它元件相连.
用place plane shape铺铜jf ,铜皮会避开这个元件. 也会避开过孔.图中过孔位置,是我我在CES里设计了 via to plane 间距是0的效果.
如何才能让铜皮达到buried的效果呢?
谢谢了.
如下图,有个元件从原理图导过来时没有网络属性. 本身也是一个孤立的零件,不与其它元件相连.
用place plane shape铺铜jf ,铜皮会避开这个元件. 也会避开过孔.图中过孔位置,是我我在CES里设计了 via to plane 间距是0的效果.
如何才能让铜皮达到buried的效果呢?
谢谢了.
无属性铺铜问题
既然是孤立器件，为什么又要与铺铜相连接呢?
后面要做分层资料的提供给客户,那里铜皮避开后,单独的线路层就会有个洞...
用Conductive Shape不行吗?
