易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Mentor PCB设计问答 > 请教下EE下做封装时SYMBOL与CELL引脚数不一致怎么办

请教下EE下做封装时SYMBOL与CELL引脚数不一致怎么办

录入：edatop.com 点击：

请教下高手，现在想做个5脚的USB连接器的封装，CELL里面有5个有用的引脚，另外有6个固定脚，
但是USB座如果用11个PIN的SYMBOL显得太大了，而且固定脚不用接地，我选用5P的SYMBOL和相应11脚的CELL，总是创建不成功，烦请指点下，谢谢。

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：EE7.9.5如何在CES中控制同网络的VIA TO PAD的间距？
下一篇：VX用中文菜单很卡，有木有？

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行