• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Mentor PCB设计问答 > EE7.9.5如何在CES中控制同网络的VIA TO PAD的间距？

EE7.9.5如何在CES中控制同网络的VIA TO PAD的间距？

录入：edatop.com     点击：
如题：EE7.9.5如何在CES中控制同网络的VIA TO PAD的间距?
谢谢！

这个貌似比较困难~~~

换个思维去完成任务行么?就是全局的via到pad的距离就是你要的距离。

它不区分是不是同网络的，所以你只管设置孔到盘，然后所有都是那么遵守的，到是，同网络的孔到孔的距离是可以设置的。

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：DX里器件位号同步不到layout里
下一篇：请教下EE下做封装时SYMBOL与CELL引脚数不一致怎么办

控制 网络 CES 延伸阅读：

PCB设计培训课程推荐详情>>

Cadence PCB设计培训教程3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目
频道总排行

  网站地图