- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DRC中的这个检查是干啥的Check For Vias Under Top Place Outlines
录入：edatop.com 点击：
DRC输出报告中有这一项，这是什么违规?
Check For Vias Under Top Place Outlines : YES
Hazards Found : 30
Check For Vias Under Top Place Outlines : YES
Hazards Found : 30
意思是器件下面不能放置孔，其实这个可以忽略
六级会员了 怎么做到的
:lol
学习了，。。
感谢回复，DRC各种信息可以在文档ee_verify_gd中找到，六级会员嘛，让您见笑了，可能我注册比较早，经常问弱智问题吧
ee_verify_gd在哪里啊
安装的文档里面，您安装了文档的话就有
i know
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请教，Xpedition布局时可以将一个模块的器件设成一个Group吗？方便一起移动
下一篇：dxdatabook参数不足
