orCAD to Allegro有关Footprint的一点疑问

小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402

创建好网络表
然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面
在Allegro中导入网络表后,摆放零件时发现没抓到封装R0402.
请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?

oRcad layout?
还是allegro?

用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

关键点：
1.正确导出网表
2.Allegro要设置正确psm和pad的路径，要包含你的封装和pad
对照上面，那个存在问题?

numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?
刚接触,不是很清楚.用Project Manager吗?

http://www.eda365.com/thread-10236-1-1.html

Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008
(C) Copyright 2002 Cadence Design Systems, Inc.
------ Directives ------
RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
SCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'F:/Cadence/unnamed.brd';
NEW_BOARD_NAME 'F:/Cadence/unnamed.brd';
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp
------ Preparing to read pst files ------
#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected
netrev run on Sep 8 14:06:39 2008
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  2 errors detected
No oversight detected
No warning detected
cpu time      0:00:03
elapsed time  0:00:00
导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
                                 第二个错误又是什么呢?
还有netlist.txt又在什么路径下面?

学习了，谢谢！

零件的封装可以这样看：
在design entry CIS 中点取 *.dsn,
                                tool-exprot properties
然后在生成的*.exp（位于outputs） 文件里查看哪个元件没有封装。

电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错！

我要学学啊