- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
向各位工程师请教一个关于“ORCAD中错误检查”的问题
录入：edatop.com 点击：
请教这样一个问题；原理图中使用层次设计，在每个BLOCK内部是正确的，但是在TOPLEVEL互连时出现手误，将网络连错了，此时使用Design Rules Check检查，不会报错，但实际上输出的网表已经出错了。如何才能检查到?谢谢
比如说 BLOCK A 的端口LL应该通过网络LL连接到 BLOCK B的端口LL上；BLOCK A 的端口MM应该通过网络MM连接到 BLOCK B的端口MM上；而绘制时出现手误，将BLOCK A 的端口LL应该通过网络LL连接到 BLOCK B的端口MM上；BLOCK A 的端口MM应该通过网络MM连接到 BLOCK B的端口LL上；此时使用Design Rules Check检查，不会报错，但实际上输出的网表已经出错了。
比如说 BLOCK A 的端口LL应该通过网络LL连接到 BLOCK B的端口LL上；BLOCK A 的端口MM应该通过网络MM连接到 BLOCK B的端口MM上；而绘制时出现手误，将BLOCK A 的端口LL应该通过网络LL连接到 BLOCK B的端口MM上；BLOCK A 的端口MM应该通过网络MM连接到 BLOCK B的端口LL上；此时使用Design Rules Check检查，不会报错，但实际上输出的网表已经出错了。
这种手误连错软件应该不会报错吧,他也不是那么智能吧,只有你自己好好检查了
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：PROTEL原理图转成ORCAD后网格的问题
下一篇：ORCAD中的元件库问题？
