• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Orcad技术问题 > 最近在修改几个原理图,出网表出现以下问题

最近在修改几个原理图,出网表出现以下问题

录入:edatop.com     点击:
每次导网表都不成功,会出现附件中的图片,小编,这是什么原因呀?

沒看見圖片啊,不知怎麼回答。

就是这个提示:Error Netlister failed.Please refer to Session log or netlist.log for details.


可以打開 ORCAD 的 菜單 => Window => Session log ,看看裡面報告,裡面會告訴你錯誤的原因。
如果對錯誤的原因有不懂的地方,可以將 Session log 內容貼上來,大家幫你解答。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:仿真结果的导出
下一篇:16.3 bug:器件value中输入中文的bug,郁闷看图吧

PCB设计培训课程推荐详情>>

  网站地图