• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Orcad技术问题 > Cadence 16.5 Design Entry HDL ERROR(SPCODD-7) 错误问题

Cadence 16.5 Design Entry HDL ERROR(SPCODD-7) 错误问题

录入:edatop.com     点击:

平台: Cadence 16.5 + Hotfix_SPB16.50.050_wint_1of1
工具: Design Entry HDL
问题:  ERROR(SPCODD-7)
类似问题: http://www.cadence.com/Community/forums/p/22445/1310859.aspx
Cadence解决方案(但是我登陆不上去): http://support.cadence.com/wps/mypoc/cos?uri=deeplinkmin:ViewSolution;solutionNumber=11751374
问题描述 : ERROR(SPCODD-7): Following Primitive instance of size requires 2 sections for packaging.  Only 1 sections available in package of type 'CAPACITO1'.  Check the size of all pins on this primitive. 这个问题怎么解决吗?我看到Cadence Hotfix有解决的补丁,但是我升级到了050也没有解决问题。
诉求: 请提供ERROR(SPCODD-7) 的解决办法或者帮我登陆Cadence网站,将解决方法转贴过来,非常感谢~!
谢谢网站的各位大侠。

研究了很长时间,这个问题没有办法解决。采用了walk around的方法,新建了一个原理图,将原来的设计文件用group copy的方式copy进去。重新打包生成netlist.问题成功解决。

我用的034补丁没遇到过这个问题,有时候遇到问题,我也是把原文件作为lib,copy进新工程来解决的。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:急寻求大家帮助
下一篇:求教 Allegro 16.6 OrCAD Capture 中CIS使用不能放置器件?

PCB设计培训课程推荐详情>>

  网站地图